Contexte
Le Chips JU est un partenariat public-privé regroupant l’UE, les États membres et des acteurs industriels. Ses actions s’alignent sur le European Chips Act, texte visant à porter la part de l’UE dans la production mondiale de semi-conducteurs à 20 % d’ici 2030.
Les objectifs de la Chips JU :
- Soutenir la R&I pour maintenir la compétitivité européenne dans un domaine stratégique ;
- Renforcer la chaîne de valeur des semi-conducteurs en Europe, de la recherche
fondamentale aux applications industrielles.
- Répondre aux défis mondiaux liés à la pénurie de semi-conducteurs et à la dépendance stratégique envers des pays tiers.
Le volet R&I ECS couvre les activités relatives aux composants et systèmes électroniques dans un large éventail de domaines d'application. Ses actions visent à renforcer l'autonomie stratégique de l'UE en matière de composants et de systèmes électroniques, afin de répondre aux besoins futurs des industries et de l'économie. Les appels R&I de l'ECS encouragent l'innovation dans des domaines tels que l'intelligence artificielle, le calcul à haute performance, la cybersécurité et l'infrastructure numérique
Les appels du Programme de Travail 2025
6 appels à projets et 231M€ de budget :
-
4 Innovation Actions : TRL 5-7
-
1 Research & Innovation Action : TRL 3-5
-
1 Coordination & Support Action (non-détaillé ici) : Activités de coordination de la filière
Parmi ces 6 appels : 4 appels à topics (approche top-down) et 2 appels "globaux" (approche bottom-up)
Taux de financement :
-
Grandes entreprises : 25 % des coûts éligibles (à l'exception de l'appel HORIZON-JU-Chips-2025-IA : 20%)
-
PME : 35 % des coûts éligibles (à l'exception de l'appel HORIZON-JU-Chips-2025-IA : 30%)
-
Universités/autres : 35 % des coûts éligibles
1/ HORIZON-JU-Chips-2025-IA : Global call according to SRIA 2024 (IA)
- Appel "Global" (Bottom-up)
- Budget global de l'appel : 70M€ (25M€ max par projet)
- Nombre de projets financés : 5 à 8
- TRL attendu : 5-7
- Taille maximale du consortium : 70 participants
- Deadlines : 29 avril (aperçu du projet) / 17 septembre (proposition complète)
Activités attendues :
Cet AAP est ouvert à de nombreux domaines d'applications de l'électronique, c'est-à-dire à l'ensemble des grands défis abordés dans l'Agenda stratégique de recherche et d'innovation 2025 du Chips JU.
L'ensemble des défis et applications entrant dans le scope de cet AAP sont détaillés aux 4.1.1.2 et 4.1.1.3 de ce document : Activités ECS Global IA
Les actions ciblées par les propositions soumises devront contribuer à la conception et la production de produits électroniques fiables. De manière plus concrète, ces actions consisteront principalement en des activités visant à introduire des technologies ou des méthodes, des lignes pilotes, des bancs d'essai, des démonstrateurs, des pilotes d'innovation et des sites d'essai à grande échelle. Ces activités produiront des plans et des dispositifs ou des designs de produits, de processus, de méthodes et d'outils ou de services nouveaux, modifiés ou améliorés. Elles pourront inclure des activités de prototypage, d'essai, de démonstration, de pilotage, de validation de produits à grande échelle et de réplication sur le marché.
2/ HORIZON-JU-Chips-2025-IA-HPA : Heterogeneous integration for high performance automotive computing
- Appel à Topic (top-down) : chiplets, plateforme de calcul, industrie automobile, riscV, intégration in-package
- Budget global de l'appel : 20M€
- Nombre de projets financés : 2 à 5
- TRL attendu : 5-7
- Taille maximale du consortium : 15 participants
- Deadlines : 29 avril (aperçu du projet) / 17 septembre (proposition complète)
Activités attendues :
- Élaboration d’un cadre architectural et de spécifications de conception pour une plateforme de calcul automobile intégrant des technologies chiplets conformes aux standards industriels.
- Adaptation des propriétés intellectuelles (IP) nécessaires pour assurer une intégration fluide des chiplets dans les systèmes automobiles.
- Développement d’un die de base automobile permettant l’orchestration de calculs in package avec des processus workflows adaptés.
- Intégration complète des systèmes et développement de packages respectant les exigences automobiles en termes de sécurité, fiabilité et performance.
- Collaboration étroite avec l’initiative RISC-V Automotive Hardware Platform pour l’intégration des processeurs applicatifs et accélérateurs IA dans les démonstrateurs finaux.
- Production de démonstrateurs physiques qualifiés pour une utilisation dans un environnement opérationnel, avec une orientation claire vers la commercialisation par l’industrie européenne.
- Constitution de consortiums incluant les acteurs clés de la chaîne de valeur microélectronique et automobile, tels que les IDMs, OEMs, fournisseurs Tier 1, RTOs, startups et PME européennes.
- Mise en œuvre d’une feuille de route ambitieuse et détaillée, alignée sur les projets financés par l’UE et les États membres, pour atteindre un niveau mondial de référence d’ici la fin du projet.
- Établissement d’un plan d’action robuste, avec une gouvernance structurée et des jalons clairs, pour garantir la coordination des activités et la réalisation des objectifs.
3/ HORIZON-JU-Chips-2025-IA-FT1 : RISC-V Automotive Hardware Platform
- Appel à Topic (top-down) : processeurs RISC-V, IA, 2.5D/3D, mémoire haute bande passante, interopérabilité
- Budget global de l'appel : 80M€
- Nombre de projets financés : 5 à 10
- TRL attendu : 5-7
- Taille maximale du consortium : 25 participants
- Deadlines : 29 avril (aperçu du projet) / 17 septembre (proposition complète)
Activités attendues :
- Développement de processeurs RISC-V pour applications automobiles, incluant techniques avancées d’architecture informatique et des configurations multicœurs.
- Conception d’accélérateurs pour l’IA et le machine learning (ML), optimisés pour les calculs intensifs avec efficacité énergétique et des capacités de traitement en temps réel.
- Intégration de systèmes combinant cœurs RISC-V, accélérateurs IA, mémoires et périphériques via des techniques d’intégration avancée (2.5D/3D) et des interconnexions à haute bande passante.
- Développement d’outils logiciels et de bibliothèques facilitant la programmation et optimisant les performances, incluant des compilateurs, environnements de développement intégrés (IDE) et bibliothèques runtime.
- Alignement des interfaces, middleware et API standardisés afin d’assurer une intégration et une interopérabilité optimales.
- Mise en place de méthodologies de benchmarking et d’assurance qualité pour garantir la conformité aux standards et réglementations de l’industrie automobile, notamment en matière de sécurité et de fiabilité.
- Objectif final : réalisation de démonstrateurs en silicium industriels intégrant des processeurs RISC-V, mémoires, accélérateurs, autres IPs.
4/ HORIZON-JU-Chips-2025-IA-FT2: AI-assisted Methods and Tools for SDV Engineering Automation
- Appel à Topic (top-down) : GenAI, software engineering, SDV, validation/certification
- Budget global de l'appel : 20M€
- Nombre de projets financés : 2 à 5
- TRL attendu : 5-7
- Taille maximale du consortium : 40 participants
- Deadlines : 29 avril (aperçu du projet) / 17 septembre (proposition complète)
Activités attendues :
- Adoption de méthodes et outils avancés, incluant l’IA générative, pour automatiser les
tâches d’ingénierie logicielle, optimiser l’utilisation des ressources, et soutenir la prise de
décision intelligente.
- Développement d’une plateforme intégrée, ouverte et extensible, combinant des
méthodologies d’ingénierie assistées par IA, intégrée aux outils existants, pour des équipes
pluridisciplinaires de toutes tailles.
- Amélioration démontrée de l’efficacité pour les véhicules définis par logiciel, couvrant la
gestion des données, l’optimisation des ressources, la qualité produit/processus, la
consommation énergétique, et la facilité d’utilisation sur tout le cycle de vie.
- Études de preuve de concept et meilleures pratiques applicables à d’autres secteurs tels
que l’industrie numérique ou médico-pharmaceutique.
- Adoption de l’IA générative dans les processus d’ingénierie logicielle pour automatiser la
génération de code, les tests, la documentation et les processus DevOps, avec un focus
sur les systèmes ECS dans des domaines exigeants en matière de sécurité, fiabilité et
réglementation.
- Intégration de l’IA dans les phases de conception, de développement, de personnalisation
et de maintenance, tout comme dans la validation, la vérification et la certification des
produits ECS.
- Renforcement de la collaboration homme-IA pour améliorer l’efficience et la productivité,
réduire l’effort humain sur les tâches routinières, et permettre une approche centrée sur
l’utilisateur, favorisant confort, satisfaction et respect des principes éthiques.
- Mise en place d’écosystèmes collaboratifs et standards ouverts pour accélérer le
développement et l’intégration des solutions ECS, avec un cadre de gouvernance pour les
actions inter-projets et les futures collaborations.
5/ HORIZON-JU-Chips-2025-RIA : Global RIA call
- Appel "Global" (Bottom-up)
- Budget global de l'appel : 40M€ (12M€ max par projet)
- Nombre de projets financés : 5 à 6
- TRL attendu : 3-5
- Taille maximale du consortium : 50 participants
- Deadlines : 29 avril (aperçu du projet) / 17 septembre (proposition complète)
Activités attendues :
Cet AAP est ouvert à de nombreux domaines d'applications de l'électronique, c'est-à-dire à l'ensemble des grands défis abordés dans l'Agenda stratégique de recherche et d'innovation 2025 du Chips JU.
L'ensemble des défis et applications entrant dans le scope de cet AAP sont détaillés aux 4.3.1.2 et 4.3.1.3 de ce document : Activités ECS Global IA
Les actions ciblées par les propositions soumises devront contribuer à la recherche autour de l'électronique fiable. De manière plus concrète, ces actions consisteront principalement en des activités visant à acquérir de nouvelles connaissances et/ou à explorer la faisabilité d'une technologie, d'un produit, d'un processus, d'un service, d'une méthode, d'un outil ou d'une solution, nouveaux ou améliorés. Elles pourront inclure des activités de recherche appliquée, de développement technologique et/ou de méthodes/outils et d'intégration, d'essai et de validation d'un prototype à petite échelle, dans un laboratoire ou dans un environnement simulé.
Eligibilité du consortium :
Les partenaires devront respecter les conditions suivantes :
Conditions spécifiques aux entités françaises : afin d'être éligible pour candidater aux AAP Chips JU, les entités françaises doivent déjà avoir été retenues pour ce même projet par un mécanisme de financement national (soit au volet français du PIEEC électronique et connectivité ; soit dans le cadre d'un autre appel à projets national ou régional).
Détails disponibles à la p.52 des Annexes du Work Programme 2023-2027
Webinaire
Un webinaire sera organisé par le FAMN (French Automotive and Mobility Network), afin de présenter les appels à projets et les opportunités d'accompagnements sur les guichets Chips-JU.
Date : Vendredi 21 Février de 14h à 15h
Inscription : Formulaire
Un accompagnement du pôle de l'émergence à la valorisation du projet
En tant que membre, NextMove vous accompagne de l'émergence du projet à sa valorisation pour Horizon et les autres programmes européens, avec une prestation sur-mesure au besoin. N'hésitez pas à contacter l'équipe Europe pour toute question sur ces appels et/ou identifier des opportunités pour votre organisation.